Percobaan 1

[KEMBALI KE MENU SEBELUMNYA]

 

1. Jurnal [kembali]

2. Alat dan bahan [kembali]

  1. J-K flipflop
  2. LED
  3. Clock
  4. Logicstate
  5. Vcc

3. Rangkaian simulasi [kembali]

 4. Prinsip Kerja Rangkaian [kembali] 

Logicstate berlogika 1 ke pin R dan Vcc dihubungkan ke pin J, K dan S untuk memberikan logika 1, output q dari masing flipflop dihubungkan ke LED dan output q komplemen dijadikan input untuk flipflop setelahnya . Pada flip flop pertama (paling kiri), sinyal clock dihubungkan secara langsung. Karena flip flop ini terletak paling awal, maka data input akan masuk pertama kali ke flip flop tersebut. Setiap clock yang masuk, akan menyebabkan output pada H0 naik dan turun. Pada hasil gelombang yang didapat, sinyal ouput H0 akan berubah dengan membutuhkan 1 clock. Saat clock naik, H0 akan aktif, kemudian saat clock berikut nya naik, H0 akan off, begitu seterusnya setiap perubahan 1 clock.

Pada flip flop kedua (dua dari kiri), sinyal clock diambil dari output pada IC satu. Output dari flip flop ini lebih panjang dari flip flop satu. Pada flip flop ini, membutuhkan 2 kali lipat dari jumlah time clock pada IC satu. H1 bernilai 1(aktif), saat clock posisi turun, tepat pada 1 clock hasil output dari IC satu. Kemudian 1 clock berikutnya, nilai H1 off. Berarti pada flip flop 2 membutuhkan 2 clock untuk naik, dan 2 clock ntuk turun.
 
Pada flip flop ketiga (tiga dari kiri), sinyal clock diambil dari output pada IC dua. Output dari flip flop ini lebih panjang dari flip flop dua. Pada flip flop ini, membutuhkan 2 kali lipat dari jumlah time clock pada IC dua. H2 bernilai 1(aktif), saat clock posisi turun, tepat pada 1 clock hasil output dari IC dua. Kemudian 1 clock berikutnya, nilai H2 off. Berarti pada flip flop 3 membutuhkan 4 clock untuk naik, dan 4 clock ntuk turun.

Pada flip flop empat (paling kanan), sinyal clock diambil dari output pada IC tiga. Output dari flip flop ini lebih panjang dari flip flop tiga. Pada flip flop ini, membutuhkan 2 kali lipat dari jumlah time clock pada IC tiga. H3 bernilai 1(aktif), saat clock posisi turun, tepat pada 1 clock hasil output dari IC tiga. Kemudian 1 clock berikutnya, nilai H3 off. Berarti pada flip flop 4 membutuhkan 8 clock untuk naik, dan 8 clock ntuk turun.

Perbedaan ini terjadi karena sinyal clock yang terhubung hanya pada IC yang paling kiri saja, sehingga proses yang terjadi asynchronous.

5. Video rangkaian [kembali]


6. Analisa [kembali]
Soal :
1. Prinsip Kerja Rangkaian
2. Analisa ouput yang dikeluarkan JK flipflop

Jawab :

1.  Logicstate berlogika 1 ke pin R dan Vcc dihubungkan ke pin J, K dan S untuk memberikan logika 1, output q dari masing flipflop dihubungkan ke LED dan output q komplemen dijadikan input untuk flipflop setelahnya . Pada flip flop pertama (paling kiri), sinyal clock dihubungkan secara langsung. Karena flip flop ini terletak paling awal, maka data input akan masuk pertama kali ke flip flop tersebut. Setiap clock yang masuk, akan menyebabkan output pada H0 naik dan turun. Pada hasil gelombang yang didapat, sinyal ouput H0 akan berubah dengan membutuhkan 1 clock. Saat clock naik, H0 akan aktif, kemudian saat clock berikut nya naik, H0 akan off, begitu seterusnya setiap perubahan 1 clock.

Pada flip flop kedua (dua dari kiri), sinyal clock diambil dari output pada IC satu. Output dari flip flop ini lebih panjang dari flip flop satu. Pada flip flop ini, membutuhkan 2 kali lipat dari jumlah time clock pada IC satu. H1 bernilai 1(aktif), saat clock posisi turun, tepat pada 1 clock hasil output dari IC satu. Kemudian 1 clock berikutnya, nilai H1 off. Berarti pada flip flop 2 membutuhkan 2 clock untuk naik, dan 2 clock ntuk turun.
 
Pada flip flop ketiga (tiga dari kiri), sinyal clock diambil dari output pada IC dua. Output dari flip flop ini lebih panjang dari flip flop dua. Pada flip flop ini, membutuhkan 2 kali lipat dari jumlah time clock pada IC dua. H2 bernilai 1(aktif), saat clock posisi turun, tepat pada 1 clock hasil output dari IC dua. Kemudian 1 clock berikutnya, nilai H2 off. Berarti pada flip flop 3 membutuhkan 4 clock untuk naik, dan 4 clock ntuk turun.

Pada flip flop empat (paling kanan), sinyal clock diambil dari output pada IC tiga. Output dari flip flop ini lebih panjang dari flip flop tiga. Pada flip flop ini, membutuhkan 2 kali lipat dari jumlah time clock pada IC tiga. H3 bernilai 1(aktif), saat clock posisi turun, tepat pada 1 clock hasil output dari IC tiga. Kemudian 1 clock berikutnya, nilai H3 off. Berarti pada flip flop 4 membutuhkan 8 clock untuk naik, dan 8 clock ntuk turun.

Perbedaan ini terjadi karena sinyal clock yang terhubung hanya pada IC yang paling kiri saja, sehingga proses yang terjadi asynchronous.

2.  Untuk output dari JK flipflop tergantung dari input yang diberikan tergantung dari input yang diberikan. Dapat dilihat dari tabel dibawah


Pada flip flop pertama (paling kiri), sinyal clock dihubungkan secara langsung. Setiap clock yang masuk, akan menyebabkan output pada H0 naik dan turun. Pada hasil gelombang yang didapat, sinyal ouput H0 akan berubah dengan membutuhkan 1 clock. Saat clock naik, H0 akan aktif, kemudian saat clock berikut nya naik, H0 akan off, begitu seterusnya setiap perubahan 1 clock.

Pada flip flop kedua (dua dari kiri), sinyal clock diambil dari output pada IC satu. Pada flip flop ini, membutuhkan 2 kali lipat dari jumlah time clock pada IC satu. H1 bernilai 1(aktif), saat clock posisi turun, tepat pada 1 clock hasil output dari IC satu. Kemudian 1 clock berikutnya, nilai H1 off. Berarti pada flip flop 2 membutuhkan 2 clock untuk naik, dan 2 clock ntuk turun.
 
Pada flip flop ketiga (tiga dari kiri), sinyal clock diambil dari output pada IC dua. Pada flip flop ini, membutuhkan 2 kali lipat dari jumlah time clock pada IC dua. H2 bernilai 1(aktif), saat clock posisi turun, tepat pada 1 clock hasil output dari IC dua. Kemudian 1 clock berikutnya, nilai H2 off. Berarti pada flip flop 3 membutuhkan 4 clock untuk naik, dan 4 clock ntuk turun.

Pada flip flop empat (paling kanan), sinyal clock diambil dari output pada IC tiga. Pada flip flop ini, membutuhkan 2 kali lipat dari jumlah time clock pada IC tiga. H3 bernilai 1(aktif), saat clock posisi turun, tepat pada 1 clock hasil output dari IC tiga. Kemudian 1 clock berikutnya, nilai H3 off. Berarti pada flip flop 4 membutuhkan 8 clock untuk naik, dan 8 clock ntuk turun.

7. Link download [kembali]

Link video

Link HTML

Link Rangkaian

Tidak ada komentar:

Posting Komentar

Laporan Akhir Percobaan 1 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Komponen 2. Rangkaian Simulasi 3. Flowchart 4. Listing Program 5. Video...