1. Kondisi [kembali]
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=1, B5=tidak dihubungkan, B6=tidak dihubungkan
2. Gambar Rangkaian Simulasi [kembali]
4. Prinsip kerja rangkaian [kembali]
Rangkaian J-K flip flop dengan kondisi preset logika satu, j logika 1, k logika 1, clear logika 1 ,dan clock yang dihubungkan dengan keadaan low . Maka J-k flip flop akan melakukan operasi toggle yang mana output yang dihasilkan yaitu q akan bernilai q komplemen dan q komplemen akan bernilai q (posisi terbalik). Pada rangkaian ini maka nilai q akan berlogika 1 dan q komplemen berlogika 0 sesuai dengan tabel kebenaran J-K flip flop. Untuk D flip flop dengan kondisi clock dan D tidak tersambung. Otomatis D akan berlogika 0, dalam kondisi ini D flip flop akan mengeluarkan output q berlogika 0 dan q komplemen berlogika 1 sesuai dengan tabel kebenarannya.
5. Link Download [kembali]
link video [download]
link rangkaian [download]
link HTML [download]
Tidak ada komentar:
Posting Komentar